XC7Z100-2FFG900I – Mạch tích hợp, nhúng, hệ thống trên chip (SoC)
Thuộc tính sản phẩm
| KIỂU | SỰ MIÊU TẢ |
| Loại | Mạch tích hợp (IC) |
| người bán | AMD |
| Loạt | Zynq®-7000 |
| Bưu kiện | Cái mâm |
| trạng thái sản phẩm | Tích cực |
| Ngành kiến trúc | MCU, FPGA |
| Bộ xử lý lõi | Dual ARM® Cortex®-A9 MPCore™ với CoreSight™ |
| Kích thước đèn flash | - |
| Kích thước RAM | 256KB |
| Thiết bị ngoại vi | DMA |
| Kết nối | CANbus, EBI/EMI, Ethernet, I2C, MMC/SD/SDIO, SPI, UART/USART, USBOTG |
| Tốc độ | 800 MHz |
| Thuộc tính chính | Kintex™-7 FPGA, Tế bào logic 444K |
| Nhiệt độ hoạt động | -40°C ~ 100°C (TJ) |
| Gói / Thùng | 900-BBGA, FCBGA |
| Gói thiết bị của nhà cung cấp | 900-FCBGA (31x31) |
| Số lượng I/O | 212 |
| Số sản phẩm cơ sở | XC7Z100 |
Tài liệu & Phương tiện
| LOẠI TÀI NGUYÊN | LIÊN KẾT |
| Bảng dữ liệu | Bảng dữ liệu XC7Z030,35,45,100 |
| Mô-đun đào tạo về sản phẩm | Cung cấp năng lượng cho các FPGA Xilinx Series 7 bằng Giải pháp quản lý nguồn TI |
| Thông tin môi trường | Chứng nhận RoHS Xiliinx |
| Sản phẩm nổi bật | Tất cả Zynq®-7000 SoC có thể lập trình |
| Thiết kế/Thông số kỹ thuật PCN | Mult Dev Material Chg 16/12/2019 |
| Bao Bì PCN | Multi Devices 26/06/2017 |
Phân loại Môi trường & Xuất khẩu
| THUỘC TÍNH | SỰ MIÊU TẢ |
| Trạng thái RoHS | Tuân thủ ROHS3 |
| Mức độ nhạy cảm với độ ẩm (MSL) | 4 (72 giờ) |
| Trạng thái TIẾP CẬN | REACH Không bị ảnh hưởng |
| ECCN | 3A991D |
| HTSUS | 8542.39.0001 |
SoC
Kiến trúc SoC cơ bản
Kiến trúc hệ thống trên chip điển hình bao gồm các thành phần sau:
- Ít nhất một bộ vi điều khiển (MCU) hoặc bộ vi xử lý (MPU) hoặc bộ xử lý tín hiệu số (DSP), nhưng có thể có nhiều lõi xử lý.
- Bộ nhớ có thể là một hoặc nhiều RAM, ROM, EEPROM và bộ nhớ flash.
- Mạch tạo dao động và mạch vòng khóa pha để cung cấp tín hiệu xung thời gian.
- Thiết bị ngoại vi bao gồm bộ đếm và bộ định thời, mạch cấp nguồn.
- Giao diện cho các chuẩn kết nối khác nhau như USB, FireWire, Ethernet, bộ thu phát không đồng bộ đa năng và giao diện ngoại vi nối tiếp, v.v..
- ADC/DAC để chuyển đổi giữa tín hiệu số và tín hiệu tương tự.
- Mạch điều chỉnh điện áp và mạch điều chỉnh điện áp.
Hạn chế của SoC
Hiện tại, thiết kế kiến trúc truyền thông SoC đã tương đối trưởng thành.Hầu hết các công ty chip đều sử dụng kiến trúc SoC để sản xuất chip của họ.Tuy nhiên, khi các ứng dụng thương mại tiếp tục theo đuổi sự tồn tại và khả năng dự đoán của lệnh, số lượng lõi được tích hợp vào chip sẽ tiếp tục tăng và các kiến trúc SoC dựa trên bus sẽ ngày càng khó đáp ứng nhu cầu điện toán ngày càng tăng.Biểu hiện chủ yếu của điều này là
1. khả năng mở rộng kém.Thiết kế hệ thống soC bắt đầu bằng việc phân tích yêu cầu hệ thống, xác định các mô-đun trong hệ thống phần cứng.Để hệ thống hoạt động chính xác, vị trí của từng mô-đun vật lý trong SoC trên chip tương đối cố định.Khi thiết kế vật lý đã được hoàn thành, các sửa đổi phải được thực hiện, đây có thể là một quá trình thiết kế lại một cách hiệu quả.Mặt khác, các SoC dựa trên kiến trúc bus bị hạn chế về số lượng lõi xử lý có thể mở rộng trên chúng do cơ chế giao tiếp trọng tài vốn có của kiến trúc bus, tức là chỉ có một cặp lõi xử lý có thể giao tiếp cùng một lúc.
2. Với kiến trúc bus dựa trên cơ chế độc quyền, mỗi mô-đun chức năng trong SoC chỉ có thể giao tiếp với các mô-đun khác trong hệ thống sau khi giành được quyền kiểm soát bus.Nhìn chung, khi một mô-đun giành được quyền phân xử xe buýt để liên lạc, các mô-đun khác trong hệ thống phải đợi cho đến khi xe buýt rảnh.
3. Vấn đề đồng bộ hóa đồng hồ đơn.Cấu trúc bus yêu cầu đồng bộ hóa toàn cầu, tuy nhiên, khi kích thước tính năng quy trình ngày càng nhỏ, tần số hoạt động tăng nhanh, đạt 10GHz sau đó, tác động do độ trễ kết nối sẽ nghiêm trọng đến mức không thể thiết kế cây đồng hồ toàn cầu. và do mạng xung nhịp khổng lồ nên mức tiêu thụ năng lượng của nó sẽ chiếm phần lớn tổng mức tiêu thụ năng lượng của chip.
