XC2C256-7TQG144C QFP144 chip xilinx 1.8V Số lượng đầu vào-đầu ra 118 FLASH PLD IC điện tử

Thuộc tính sản phẩm

Báo lỗi thông tin sản phẩm

Xem tương tự

Tài liệu & Phương tiện

Phân loại Môi trường & Xuất khẩu

 Thiết bị logic lập trình phức tạp (CPLD) là thiết bị logic có mảng AND/OR và macrocell hoàn toàn có thể lập trình được.Macrocell là các khối xây dựng chính của CPLD, chứa các phép toán logic phức tạp và logic để thực hiện các biểu thức dạng chuẩn phân biệt.Mảng AND/OR hoàn toàn có thể lập trình lại và chịu trách nhiệm thực hiện các chức năng logic khác nhau.Macrocell cũng có thể được định nghĩa là các khối chức năng chịu trách nhiệm thực hiện logic tuần tự hoặc tổ hợp.

 Thiết bị logic lập trình phức tạp là một sản phẩm sáng tạo so với các thiết bị logic trước đó như mảng logic lập trình được (PLA) và Logic mảng lập trình được (PAL).Các thiết bị logic trước đây không thể lập trình được nên logic được xây dựng bằng cách kết hợp nhiều chip logic lại với nhau.CPLD có độ phức tạp giữa PAL và mảng cổng lập trình trường (FPGA).Nó cũng có các đặc điểm kiến ​​trúc của cả PAL và FPGA.Sự khác biệt chính về mặt kiến ​​trúc giữa CPLD và FPGA là FPGA dựa trên các bảng tra cứu, trong khi CPLD dựa trên các cổng biển.

Đặc điểm chung của CPLD và FPGA là chúng đều có số lượng cổng lớn và các điều khoản logic linh hoạt.Trong khi các đặc điểm chung giữa CPLD và PAL bao gồm bộ nhớ cấu hình bất biến.CPLD là công ty dẫn đầu trong thị trường thiết bị logic lập trình, có nhiều lợi ích như lập trình nâng cao, chi phí thấp, không biến động và dễ sử dụng.

 MỘTthiết bị logic lập trình phức tạp(CPLD) là mộtthiết bị logic lập trìnhvới độ phức tạp giữaPALVàFPGAvà đặc điểm kiến ​​trúc của cả hai.Khối xây dựng chính của CPLD là mộttế bào vĩ mô, chứa logic triển khaidạng chuẩn tắc phân biệtcác biểu thức và các phép toán logic chuyên biệt hơn.

Đặc trưng[biên tập]

Một số tính năng CPLD giống vớiPAL:

• Bộ nhớ cấu hình không bay hơi.Không giống như nhiều FPGA, cấu hình bên ngoàiromkhông bắt buộc và CPLD có thể hoạt động ngay khi khởi động hệ thống.
• Đối với nhiều thiết bị CPLD cũ, việc định tuyến hạn chế hầu hết các khối logic có tín hiệu đầu vào và đầu ra được kết nối với các chân bên ngoài, làm giảm cơ hội lưu trữ trạng thái bên trong và logic phân lớp sâu.Đây thường không phải là yếu tố đối với các CPLD lớn hơn và các dòng sản phẩm CPLD mới hơn.

Các tính năng khác có điểm chung vớiFPGA:

• Số lượng lớn các cổng có sẵn.CPLD thường có số lượng tương đương từ hàng nghìn đến hàng chục nghìncổng logic, cho phép thực hiện các thiết bị xử lý dữ liệu có độ phức tạp vừa phải.PAL thường có tối đa vài trăm cổng tương đương, trong khi FPGA thường có phạm vi từ hàng chục nghìn đến vài triệu.
• Một số quy định logic linh hoạt hơntổng sản phẩmcác biểu thức, bao gồm các đường dẫn phản hồi phức tạp giữa các ô macro và logic chuyên dụng để triển khai các hàm thường được sử dụng khác nhau, chẳng hạn nhưsố nguyên Môn số học.

Sự khác biệt đáng chú ý nhất giữa CPLD lớn và FPGA nhỏ là sự hiện diện của bộ nhớ cố định trên chip trong CPLD, cho phép sử dụng CPLD cho “bộ nạp khởi động” hoạt động, trước khi bàn giao quyền kiểm soát cho các thiết bị khác không có bộ lưu trữ chương trình cố định của riêng chúng.Một ví dụ điển hình là CPLD được sử dụng để tải dữ liệu cấu hình cho FPGA từ bộ nhớ cố định.^[1]

Sự khác biệt [biên tập]

CPLD là một bước tiến hóa từ các thiết bị thậm chí còn nhỏ hơn trước chúng,PLA(lần đầu tiên được vận chuyển bởiDấu hiệu), VàPAL.Những điều này lần lượt được đi trước bởilogic tiêu chuẩncác sản phẩm không có khả năng lập trình và được sử dụng để xây dựng các chức năng logic bằng cách nối dây vật lý một số chip logic tiêu chuẩn (hoặc hàng trăm trong số chúng) với nhau (thường là nối dây trên bảng mạch in hoặc các bảng mạch, nhưng đôi khi, đặc biệt là để tạo mẫu, sử dụngquấn dâynối dây).

Sự khác biệt chính giữa kiến ​​trúc thiết bị FPGA và CPLD là CPLD nội bộ dựa trêncác bảng tra cứu(LUT) trong khi sử dụng FPGAkhối logic.