Thuộc tính sản phẩm

Intel hé lộ chi tiết chip 3D: có khả năng xếp chồng 100 tỷ bóng bán dẫn, dự kiến ​​ra mắt vào năm 2023

Chip xếp chồng 3D là hướng đi mới của Intel nhằm thách thức Định luật Moore bằng cách xếp chồng các thành phần logic trong chip nhằm tăng đáng kể mật độ CPU, GPU và bộ xử lý AI.Khi các quy trình xử lý chip gần như dừng lại, đây có thể là cách duy nhất để tiếp tục cải thiện hiệu suất.

Gần đây, Intel đã trình bày các chi tiết mới về thiết kế chip 3D Foveros của mình cho các chip Meteor Lake, Arrow Lake và Lunar Lake sắp ra mắt tại hội nghị ngành bán dẫn Hot Chips 34.

Những tin đồn gần đây cho rằng Meteor Lake của Intel sẽ bị trì hoãn do nhu cầu chuyển khối GPU/chipset của Intel từ nút TSMC 3nm sang nút 5nm.Mặc dù Intel vẫn chưa chia sẻ thông tin về nút cụ thể mà họ sẽ sử dụng cho GPU nhưng đại diện công ty cho biết nút dự kiến ​​cho thành phần GPU không thay đổi và bộ xử lý này đang trên đà phát hành đúng thời hạn vào năm 2023.

Đáng chú ý, lần này Intel sẽ chỉ sản xuất một trong 4 linh kiện (phần CPU) dùng để xây dựng các chip Meteor Lake của mình – TSMC sẽ sản xuất 3 linh kiện còn lại.Các nguồn tin trong ngành chỉ ra rằng GPU là TSMC N5 (quy trình 5nm).

Intel đã chia sẻ những hình ảnh mới nhất về bộ xử lý Meteor Lake, bộ xử lý này sẽ sử dụng nút xử lý 4 của Intel (quy trình 7nm) và lần đầu tiên sẽ tung ra thị trường dưới dạng bộ xử lý di động có sáu lõi lớn và hai lõi nhỏ.Các chip Meteor Lake và Arrow Lake đáp ứng nhu cầu của thị trường máy tính để bàn và thiết bị di động, trong khi Lunar Lake sẽ được sử dụng trong các máy tính xách tay mỏng và nhẹ, đáp ứng nhu cầu của thị trường 15W trở xuống.

Những tiến bộ trong việc đóng gói và kết nối đang nhanh chóng thay đổi bộ mặt của các bộ xử lý hiện đại.Cả hai hiện nay đều quan trọng như công nghệ nút quy trình cơ bản – và được cho là còn quan trọng hơn theo một số cách.

Nhiều tiết lộ của Intel hôm thứ Hai tập trung vào công nghệ đóng gói 3D Foveros, công nghệ này sẽ được sử dụng làm nền tảng cho các bộ xử lý Meteor Lake, Arrow Lake và Lunar Lake cho thị trường tiêu dùng.Công nghệ này cho phép Intel xếp chồng các chip nhỏ theo chiều dọc trên một chip cơ sở thống nhất với các kết nối Foveros.Intel cũng đang sử dụng Foveros cho các GPU Ponte Vecchio và Rialto Bridge cũng như Agilex FPGA, vì vậy nó có thể được coi là công nghệ cơ bản cho một số sản phẩm thế hệ tiếp theo của công ty.

Intel trước đây đã đưa 3D Foveros ra thị trường trên bộ xử lý Lakefield dung lượng thấp, nhưng Meteor Lake 4 ô và gần 50 ô Ponte Vecchio là những con chip đầu tiên của công ty được sản xuất hàng loạt bằng công nghệ này.Sau Arrow Lake, Intel sẽ chuyển sang kết nối UCI mới, điều này sẽ cho phép Intel tham gia vào hệ sinh thái chipset bằng giao diện được tiêu chuẩn hóa.

Intel đã tiết lộ rằng họ sẽ đặt bốn chipset Meteor Lake (được gọi là “gạch/gạch” theo cách nói của Intel) lên trên lớp cơ sở/lớp trung gian thụ động Foveros.Gạch nền ở Hồ Sao Băng khác với gạch ở Lakefield, theo một nghĩa nào đó có thể được coi là SoC.Công nghệ đóng gói 3D Foveros cũng hỗ trợ lớp trung gian tích cực.Intel cho biết họ sử dụng quy trình 22FFL được tối ưu hóa với chi phí thấp và năng lượng thấp (giống như Lakefield) để sản xuất lớp xen kẽ Foveros.Intel cũng cung cấp biến thể 'Intel 16' cập nhật của nút này cho các dịch vụ đúc của mình, nhưng vẫn chưa rõ Intel sẽ sử dụng phiên bản nào của nền tảng Meteor Lake.

Intel sẽ cài đặt các mô-đun điện toán, khối I/O, khối SoC và khối đồ họa (GPU) sử dụng quy trình Intel 4 trên lớp trung gian này.Tất cả các thiết bị này đều do Intel thiết kế và sử dụng kiến ​​trúc Intel, nhưng TSMC sẽ OEM các khối I/O, SoC và GPU trong đó.Điều này có nghĩa là Intel sẽ chỉ sản xuất khối CPU và Foveros.

Các nguồn tin trong ngành rò rỉ rằng khuôn I/O và SoC được sản xuất trên quy trình N6 của TSMC, trong khi tGPU sử dụng TSMC N5.(Điều đáng lưu ý là Intel gọi ô I/O là 'Bộ mở rộng I/O' hoặc IOE)

Các nút trong tương lai trên lộ trình của Foveros bao gồm các bước 25 và 18 micron.Intel cho biết về mặt lý thuyết, thậm chí có thể đạt được khoảng cách va chạm 1 micron trong tương lai bằng cách sử dụng Kết nối liên kết lai (HBI).