(Mới & Chính Hãng) Còn Hàng 3S200A-4FTG256C IC Chip XC3S200A-4FTG256C

Thuộc tính sản phẩm

 Mảng cổng lập trình trường

 MỘTmảng cổng lập trình trường(FPGA) là mộtmạch tích hợpđược thiết kế để được cấu hình bởi khách hàng hoặc nhà thiết kế sau khi sản xuất - do đó có thuật ngữlập trình trường.Cấu hình FPGA thường được chỉ định bằng cách sử dụngngôn ngữ mô tả phần cứng(HDL), tương tự như loại được sử dụng chomạch tích hợp dành riêng cho ứng dụng(ASIC).Sơ đồ mạchtrước đây được sử dụng để xác định cấu hình, nhưng điều này ngày càng hiếm do sự ra đời củatự động hóa thiết kế điện tửcông cụ.

FPGA chứa một mảnglập trình được khối logicvà một hệ thống phân cấp các kết nối có thể cấu hình lại cho phép các khối được nối dây với nhau.Các khối logic có thể được cấu hình để thực hiện các nhiệm vụ phức tạphàm tổ hợp, hoặc hành động đơn giảncổng logicgiốngVÀVàXOR.Trong hầu hết các FPGA, các khối logic cũng bao gồmyếu tố bộ nhớ, có thể đơn giảndép tônghoặc nhiều khối bộ nhớ hoàn chỉnh hơn.^[1]Nhiều FPGA có thể được lập trình lại để thực hiện các chức năng khác nhauhàm logic, cho phép linh hoạttính toán có thể cấu hình lạinhư được thực hiện trongphần mềm máy tính.

FPGA có vai trò đáng chú ý tronghệ thống nhúngphát triển nhờ khả năng bắt đầu phát triển phần mềm hệ thống đồng thời với phần cứng, cho phép mô phỏng hiệu suất hệ thống ở giai đoạn phát triển rất sớm và cho phép thử nghiệm hệ thống khác nhau và lặp lại thiết kế trước khi hoàn thiện kiến ​​trúc hệ thống.^[2]

Lịch sử[biên tập]

Ngành công nghiệp FPGA ra đời từBộ nhớ chỉ đọc được lập trình(PROM) vàthiết bị logic lập trình(PLD).PROM và PLD đều có tùy chọn được lập trình theo lô trong nhà máy hoặc tại hiện trường (có thể lập trình tại hiện trường).^[3]

thay đổiđược thành lập vào năm 1983 và cung cấp thiết bị logic có thể lập trình lại đầu tiên trong ngành vào năm 1984 – EP300 – có cửa sổ thạch anh trong gói cho phép người dùng chiếu đèn cực tím lên khuôn để xóaEPROMcác ô chứa cấu hình thiết bị.^[4]

Xilinxđã tạo ra thiết bị lập trình trường có tính khả thi về mặt thương mại đầu tiênmảng cổngvào năm 1985^[3]– XC2064.^[5]XC2064 có các cổng có thể lập trình và các kết nối có thể lập trình giữa các cổng, sự khởi đầu của một công nghệ và thị trường mới.^[6]XC2064 có 64 khối logic có thể định cấu hình (CLB), với hai khối ba đầu vàobảng tra cứu(LUT).^[7]

Năm 1987,Trung tâm tác chiến bề mặt hải quânđã tài trợ cho một thí nghiệm do Steve Casselman đề xuất nhằm phát triển một máy tính có thể triển khai 600.000 cổng có thể lập trình lại.Casselman đã thành công và bằng sáng chế liên quan đến hệ thống này được cấp vào năm 1992.^[3]

Altera và Xilinx tiếp tục không bị thách thức và phát triển nhanh chóng từ năm 1985 đến giữa những năm 1990 khi các đối thủ cạnh tranh mọc lên, làm xói mòn một phần đáng kể thị phần của họ.Đến năm 1993, Actel (naymicrosemi) đang phục vụ khoảng 18% thị trường.^[6]

Những năm 1990 là thời kỳ tăng trưởng nhanh chóng của FPGA, cả về độ phức tạp của mạch và số lượng sản xuất.Vào đầu những năm 1990, FPGA chủ yếu được sử dụng trongviễn thôngVàmạng.Vào cuối thập kỷ này, FPGA đã tìm được đường vào các ứng dụng tiêu dùng, ô tô và công nghiệp.^{[số 8]}

Đến năm 2013, Altera (31%), Actel (10%) và Xilinx (36%) cùng nhau chiếm khoảng 77% thị trường FPGA.^[9]

Các công ty như Microsoft đã bắt đầu sử dụng FPGA để tăng tốc các hệ thống tính toán chuyên sâu, hiệu suất cao (nhưcác trung tâm dữ liệuvận hành của họCông cụ tìm kiếm Bing), bởi vìhiệu suất trên mỗi wattlợi ích mà FPGA mang lại.^[10]Microsoft bắt đầu sử dụng FPGA đểThúc giụcBing vào năm 2014 và năm 2018 đã bắt đầu triển khai FPGA trên các khối lượng công việc khác của trung tâm dữ liệu choAzure điện toán đám mâynền tảng.^[11]

Các mốc thời gian sau đây cho thấy sự tiến bộ trong các khía cạnh khác nhau của thiết kế FPGA:

Cổng

• 1987: 9.000 cổng, Xilinx^[6]
• 1992: 600.000, Cục tác chiến bề mặt hải quân^[3]
• Đầu những năm 2000: triệu^{[số 8]}
• 2013: 50 triệu, Xilinx^[12]

Quy mô thị trường

• 1985: FPGA thương mại đầu tiên: Xilinx XC2064^[5][6]
• 1987: 14 triệu USD^[6]
• c.1993: >385 triệu USD^{[6][xác minh không thành công]}
• 2005: 1,9 tỷ USD^[13]
• Ước tính năm 2010: 2,75 tỷ USD^[13]
• 2013: 5,4 tỷ USD^[14]
• Ước tính năm 2020: 9,8 tỷ USD^[14]

Bắt đầu thiết kế

MỘTbắt đầu thiết kếlà một thiết kế tùy chỉnh mới để triển khai trên FPGA.

• 2005: 80.000^[15]
• 2008: 90.000^[16]

Thiết kế[biên tập]

Các FPGA hiện đại có nguồn tài nguyên lớncổng logicvà khối RAM để thực hiện các tính toán kỹ thuật số phức tạp.Vì các thiết kế FPGA sử dụng tốc độ I/O rất nhanh và dữ liệu hai chiềuxe buýt, việc xác minh thời gian chính xác của dữ liệu hợp lệ trong thời gian thiết lập và thời gian lưu giữ sẽ trở thành một thách thức.

Quy hoạch sàncho phép phân bổ tài nguyên trong FPGA để đáp ứng những hạn chế về thời gian này.FPGA có thể được sử dụng để thực hiện bất kỳ chức năng logic nào mà mộtASICCó thể biểu diễn.Khả năng cập nhật chức năng sau khi vận chuyển,cấu hình lại một phầnmột phần của thiết kế^[17]và chi phí kỹ thuật không định kỳ thấp so với thiết kế ASIC (mặc dù chi phí đơn vị thường cao hơn), mang lại lợi thế cho nhiều ứng dụng.^[1]

Một số FPGA có các tính năng tương tự bên cạnh các chức năng kỹ thuật số.Tính năng tương tự phổ biến nhất là khả năng lập trìnhtốc độ quaytrên mỗi chân đầu ra, cho phép kỹ sư đặt tốc độ thấp trên các chân được tải nhẹ nếu không sẽnhẫnhoặccặp đôikhông thể chấp nhận được và để đặt tốc độ cao hơn trên các chân được tải nặng trên các kênh tốc độ cao nếu không sẽ chạy quá chậm.^[18][19]Cũng phổ biến là thạch anh-dao động tinh thể, bộ dao động điện trở-điện dung trên chip vàvòng khóa phavới nhúngbộ dao động điều khiển điện ápđược sử dụng để tạo và quản lý đồng hồ cũng như cho đồng hồ truyền phát và phục hồi đồng hồ máy thu tốc độ cao (SERDES).Khá phổ biến là sự khác biệtbộ so sánhtrên các chân đầu vào được thiết kế để kết nối vớitín hiệu vi saikênh truyền hình.Một vài “tín hiệu hỗn hợpFPGA” có thiết bị ngoại vi tích hợpbộ chuyển đổi tương tự sang số(ADC) vàbộ chuyển đổi kỹ thuật số sang tương tự(DAC) với các khối điều hòa tín hiệu tương tự cho phép chúng hoạt động như mộthệ thống trên chip(SoC).^[20]Các thiết bị như vậy làm mờ ranh giới giữa một FPGA, mang các số 0 và số 1 kỹ thuật số trên kết cấu kết nối có thể lập trình bên trong của nó vàmảng tương tự lập trình trường(FPAA), mang các giá trị tương tự trên kết cấu kết nối có thể lập trình bên trong của nó.

Khối logic [biên tập]

Bài chi tiết:Khối logic

Ví dụ minh họa đơn giản về một ô logic (LUT –Bảng tra cứu, FA –Adder đầy đủ, DFF –Flip-flop loại D)

Kiến trúc FPGA phổ biến nhất bao gồm một mảngkhối logic(được gọi là khối logic có thể định cấu hình, CLB hoặc khối mảng logic, LAB, tùy thuộc vào nhà cung cấp),Các miếng đệm I/Ovà các kênh định tuyến.^[1]Nói chung, tất cả các kênh định tuyến đều có cùng độ rộng (số lượng dây).Nhiều miếng đệm I/O có thể vừa với chiều cao của một hàng hoặc chiều rộng của một cột trong mảng.

“Một mạch ứng dụng phải được ánh xạ vào một FPGA với đủ nguồn lực.Mặc dù số lượng CLB/LAB và I/O cần thiết có thể dễ dàng được xác định từ thiết kế, nhưng số lượng rãnh định tuyến cần thiết có thể khác nhau đáng kể ngay cả giữa các thiết kế có cùng mức logic.(Ví dụ, mộtcông tắc thanh ngangyêu cầu định tuyến nhiều hơn mộtmảng tâm thuvới cùng số cổng.Vì các rãnh định tuyến không được sử dụng sẽ làm tăng chi phí (và giảm hiệu suất) của bộ phận mà không mang lại bất kỳ lợi ích nào, các nhà sản xuất FPGA cố gắng cung cấp vừa đủ các rãnh để hầu hết các thiết kế phù hợp về mặtbảng tra cứu(LUT) và I/O có thểđịnh tuyến.Điều này được xác định bởi các ước tính chẳng hạn như những ước tính xuất phát từNguyên tắc thuê nhàhoặc bằng các thử nghiệm với các thiết kế hiện có.”^[21]Tính đến năm 2018,mạng trên chipCác kiến ​​trúc định tuyến và kết nối đang được phát triển.^{[cần trích dẫn]}

Nói chung, một khối logic bao gồm một vài ô logic (được gọi là ALM, LE, slice, v.v.).Một ô điển hình bao gồm LUT 4 đầu vào, mộtAdder đầy đủ(FA) và mộtFlip-flop loại D.Chúng có thể được chia thành hai LUT 3 đầu vào.TRONGchế độ bình thườngchúng được kết hợp thành LUT 4 đầu vào thông qua đầu tiênbộ ghép kênh(mux).TRONGMôn số họcchế độ, đầu ra của chúng được đưa đến bộ cộng.Việc lựa chọn chế độ được lập trình trong mux thứ hai.Đầu ra có thể làđồng bộhoặckhông đồng bộ, tùy thuộc vào việc lập trình của mux thứ ba.Trong thực tế, toàn bộ hoặc một phần của bộ cộng đượcđược lưu trữ dưới dạng hàmvào LUT để lưukhông gian.^[22][23][24]

Khối cứng [biên tập]

Các họ FPGA hiện đại mở rộng các khả năng trên để bao gồm chức năng cấp cao hơn cố định trong silicon.Việc nhúng các chức năng phổ biến này vào mạch sẽ làm giảm diện tích cần thiết và giúp các chức năng đó tăng tốc độ so với việc xây dựng chúng từ các nguyên hàm logic.Ví dụ về những điều này bao gồmphép nhân, chungkhối DSP,bộ xử lý nhúng, logic I/O tốc độ cao và được nhúngký ức.

Các FPGA cao cấp hơn có thể chứa tốc độ caobộ thu phát đa gigabitVàlõi IP cứngchẳng hạn nhưlõi xử lý,Ethernet đơn vị kiểm soát truy cập trung bình,PCI/PCI Expressbộ điều khiển và bộ điều khiển bộ nhớ ngoài.Những lõi này tồn tại cùng với kết cấu lập trình được, nhưng chúng được xây dựng từLinh kiện bán dẫnthay vì LUT để chúng có cấp độ ASIChiệu suấtVàsự tiêu thụ năng lượngmà không tiêu tốn một lượng đáng kể tài nguyên vải, để lại nhiều vải trống hơn cho logic dành riêng cho ứng dụng.Bộ thu phát nhiều gigabit cũng chứa mạch đầu vào và đầu ra tương tự hiệu suất cao cùng với bộ tuần tự hóa và bộ giải tuần tự tốc độ cao, những thành phần không thể được tạo ra từ LUT.Chức năng lớp vật lý cấp cao hơn (PHY) nhưmã hóa dòngcó thể được triển khai hoặc không cùng với bộ tuần tự hóa và bộ giải tuần tự hóa trong logic cứng, tùy thuộc vào FPGA.