Xilinx/XC7K480T-2FFG1156I/XC7K480T/IC BOM FPGA/mạch tích hợp

Thông số kỹ thuật

Tổng quan về FPGA XC7K480T-2FFG1156I
Mô tả chung
Các FPGA dòng Xilinx® 7 bao gồm bốn họ FPGA đáp ứng đầy đủ các yêu cầu hệ thống, từ chi phí thấp, hệ số dạng nhỏ, các ứng dụng có khối lượng lớn, nhạy cảm với chi phí đến băng thông kết nối cực cao, dung lượng logic và khả năng xử lý tín hiệu cho các ứng dụng hiệu suất cao đòi hỏi khắt khe nhất.Các FPGA dòng 7 bao gồm:
• Dòng Spartan®-7: Được tối ưu hóa để có chi phí thấp, công suất thấp nhất và hiệu suất I/O cao.Có sẵn ở dạng bao bì có kích thước rất nhỏ, chi phí thấp, dành cho diện tích PCB nhỏ nhất.
• Dòng Artix®-7: Được tối ưu hóa cho các ứng dụng tiêu thụ điện năng thấp yêu cầu bộ thu phát nối tiếp cũng như thông lượng logic và DSP cao.Cung cấp tổng chi phí vật liệu thấp nhất cho các ứng dụng có thông lượng cao, nhạy cảm với chi phí.
• Dòng Kintex®-7: Được tối ưu hóa để có hiệu suất giá tốt nhất với mức cải thiện gấp 2 lần so với thế hệ trước, cho phép tạo ra một loại FPGA mới.
• Dòng Virtex®-7: Được tối ưu hóa để đạt hiệu suất và công suất hệ thống cao nhất với hiệu suất hệ thống được cải thiện gấp 2 lần.Các thiết bị có khả năng cao nhất được hỗ trợ bởi công nghệ kết nối silicon xếp chồng (SSI).
Được xây dựng trên công nghệ xử lý cổng kim loại cao cấp (HKMG), hiệu suất cao, công suất thấp (HPL), 28 nm, cổng kim loại hiệu suất cao (HKMG), 7 dòng FPGA cho phép tăng hiệu suất hệ thống vô song với 2,9 Tb/ s băng thông I/O, dung lượng 2 triệu ô logic và DSP 5,3 TMAC/s, đồng thời tiêu thụ điện năng ít hơn 50% so với các thiết bị thế hệ trước để cung cấp giải pháp thay thế có thể lập trình đầy đủ cho ASSP và ASIC.
Đặc trưng
• Logic FPGA hiệu suất cao tiên tiến dựa trên công nghệ bảng tra cứu 6 đầu vào (LUT) thực có thể cấu hình như bộ nhớ phân tán.
• RAM khối cổng kép 36 Kb có logic FIFO tích hợp để đệm dữ liệu trên chip.
• Công nghệ SelectIO™ hiệu suất cao hỗ trợ giao diện DDR3 lên tới 1.866 Mb/giây.
• Kết nối nối tiếp tốc độ cao với bộ thu phát đa gigabit tích hợp từ 600 Mb/giây đến tốc độ tối đa 6,6 Gb/giây lên đến 28,05 Gb/giây, cung cấp chế độ năng lượng thấp đặc biệt, được tối ưu hóa cho giao diện chip-to-chip .
• Giao diện tương tự có thể cấu hình được bởi người dùng (XADC), kết hợp bộ chuyển đổi tương tự sang kỹ thuật số 12-bit 1MSPS kép với cảm biến nhiệt và nguồn cung cấp trên chip.
• Các lát DSP với hệ số nhân 25 x 18, bộ tích lũy 48 bit và bộ cộng trước để lọc hiệu suất cao, bao gồm lọc hệ số đối xứng được tối ưu hóa.
• Các khối quản lý đồng hồ (CMT) mạnh mẽ, kết hợp các khối vòng khóa pha (PLL) và các khối quản lý đồng hồ chế độ hỗn hợp (MMCM) cho độ chính xác cao và độ giật thấp.
• Khối tích hợp cho PCI Express® (PCIe), dành cho các thiết kế Gen3 Endpoint và Root Port lên đến x8.
• Nhiều tùy chọn cấu hình đa dạng, bao gồm hỗ trợ bộ nhớ hàng hóa, mã hóa AES 256-bit với xác thực HMAC/SHA-256 cũng như tính năng phát hiện và sửa lỗi SEU tích hợp.
• Bao bì flipchip không nắp, liên kết dây, chi phí thấp và tính toàn vẹn tín hiệu cao giúp di chuyển dễ dàng giữa các thành viên trong cùng một gói.Tất cả các gói đều có sẵn trong gói không có Pb và các gói được chọn trong tùy chọn Pb.
• Được thiết kế để đạt hiệu suất cao và tiêu thụ điện năng thấp nhất với quy trình 28 nm, HKMG, HPL, công nghệ xử lý điện áp lõi 1,0V và tùy chọn điện áp lõi 0,9V để có mức tiêu thụ điện năng thấp hơn nữa.
Dòng Xilinx FPGA (Mảng cổng lập trình trường) XC7K480T-2FFG1156I là FPGA, Kintex-7, MMCM, PLL, 400 I/O's, 710 MHz, 477760 Cell, 970 mV đến 1.03 V, FCBGA-1156, Xem các sản phẩm thay thế & lựa chọn thay thế cùng với bảng dữ liệu, kho hàng, giá cả từ Nhà phân phối được ủy quyền tại FPGAkey.com và bạn cũng có thể tìm kiếm các sản phẩm FPGA khác.
Đặc trưng
Logic FPGA hiệu suất cao tiên tiến dựa trên công nghệ bảng tra cứu 6 đầu vào (LUT) thực có thể định cấu hình dưới dạng bộ nhớ phân tán.
RAM khối cổng kép 36 Kb có logic FIFO tích hợp để đệm dữ liệu trên chip.
Công nghệ SelectIO hiệu suất cao hỗ trợ giao diện DDR3 lên tới 1.866 Mb/s.
Kết nối nối tiếp tốc độ cao với bộ thu phát nhiều gigabit tích hợp từ 600 Mb/giây đến tốc độ tối đa 6,6 Gb/giây lên đến 28,05 Gb/giây, cung cấp chế độ năng lượng thấp đặc biệt, được tối ưu hóa cho giao diện chip-to-chip.
Giao diện tương tự có thể định cấu hình của người dùng (XADC), kết hợp bộ chuyển đổi tương tự sang kỹ thuật số 12 bit 1MSPS kép với cảm biến nguồn và nhiệt trên chip.
Các lát DSP với hệ số nhân 25 x 18, bộ tích lũy 48 bit và bộ cộng trước để lọc hiệu suất cao, bao gồm lọc hệ số đối xứng được tối ưu hóa.
Các khối quản lý đồng hồ (CMT) mạnh mẽ, kết hợp các khối vòng lặp khóa pha (PLL) và các khối quản lý đồng hồ chế độ hỗn hợp (MMCM) để có độ chính xác cao và độ giật thấp.
Khối tích hợp cho PCI Express (PCIe), dành cho thiết kế Gen3 Endpoint và Root Port lên đến x8.
Nhiều tùy chọn cấu hình khác nhau, bao gồm hỗ trợ bộ nhớ hàng hóa, mã hóa AES 256 bit với xác thực HMAC/SHA-256 cũng như phát hiện và sửa lỗi SEU tích hợp.
Bao bì chip lật không nắp, liên kết dây, chi phí thấp và tính toàn vẹn tín hiệu cao giúp di chuyển dễ dàng giữa các thành viên trong cùng một gói.Tất cả các gói đều có sẵn trong gói không có Pb và các gói được chọn trong tùy chọn Pb.
Được thiết kế để mang lại hiệu suất cao và tiêu thụ điện năng thấp nhất với quy trình 28 nm, HKMG, HPL, công nghệ xử lý điện áp lõi 1,0V và tùy chọn điện áp lõi 0,9V để có mức tiêu thụ điện năng thấp hơn nữa.