Merrillchip Mới & Chính hãng còn hàng Linh kiện điện tử mạch tích hợp IC DS90UB928QSQX/NOPB
Thuộc tính sản phẩm
| KIỂU | SỰ MIÊU TẢ |
| Loại | Mạch tích hợp (IC) |
| người bán | Dụng cụ Texas |
| Loạt | Ô tô, AEC-Q100 |
| Bưu kiện | Băng & Cuộn (TR) Cắt băng (CT) Digi-Reel® |
| SPQ | 250 T&R |
| trạng thái sản phẩm | Tích cực |
| Chức năng | Bộ khử lưu huỳnh |
| Tốc độ dữ liệu | 2,975Gbps |
| Kiểu đầu vào | FPD-Link III, LVDS |
| Loại đầu ra | LVDS |
| Số lượng đầu vào | 1 |
| Số lượng đầu ra | 13 |
| Cung cấp điện áp | 3V ~ 3.6V |
| Nhiệt độ hoạt động | -40°C ~ 105°C (TA) |
| Kiểu lắp | Gắn bề mặt |
| Gói / Thùng | Tấm tiếp xúc 48-WFQFN |
| Gói thiết bị của nhà cung cấp | 48-WQFN (7x7) |
| Số sản phẩm cơ sở | DS90UB928 |
1.
FPDLINK là bus truyền vi sai tốc độ cao do TI thiết kế, chủ yếu được sử dụng để truyền dữ liệu hình ảnh, chẳng hạn như camera và dữ liệu hiển thị.Tiêu chuẩn này không ngừng phát triển, từ cặp đường truyền ban đầu truyền hình ảnh 720P@60fps đến khả năng truyền hình ảnh 1080P@60fps hiện tại, với các chip tiếp theo hỗ trợ độ phân giải hình ảnh thậm chí còn cao hơn.Khoảng cách truyền cũng rất dài, đạt khoảng 20m, lý tưởng cho các ứng dụng ô tô.
FPDLINK có kênh chuyển tiếp tốc độ cao để truyền dữ liệu hình ảnh tốc độ cao và một phần nhỏ dữ liệu điều khiển.Ngoài ra còn có một kênh lùi tốc độ tương đối thấp để truyền thông tin điều khiển ngược.Giao tiếp tiến và lùi tạo thành kênh điều khiển hai chiều, dẫn đến thiết kế thông minh của I2C trong FPDLINK sẽ được thảo luận trong bài viết này.
FPDLINK được sử dụng với bộ tuần tự hóa và bộ giải tuần tự được ghép nối với nhau, CPU có thể được kết nối với bộ tuần tự hóa hoặc bộ giải tuần tự, tùy thuộc vào ứng dụng.Ví dụ: trong một ứng dụng máy ảnh, cảm biến camera kết nối với bộ tuần tự hóa và gửi dữ liệu đến bộ giải tuần tự, trong khi CPU nhận dữ liệu được gửi từ bộ giải tuần tự.Trong ứng dụng hiển thị, CPU gửi dữ liệu đến bộ tuần tự hóa và bộ giải tuần tự nhận dữ liệu từ bộ tuần tự hóa và gửi dữ liệu đến màn hình LCD để hiển thị.
2.
Sau đó, i2c của CPU có thể được kết nối với i2c của bộ tuần tự hóa hoặc bộ giải tuần tự.Chip FPDLINK nhận thông tin I2C do CPU gửi và truyền thông tin I2C đến đầu bên kia thông qua FPDLINK.Như chúng ta đã biết, trong giao thức i2c, SDA được đồng bộ hóa thông qua SCL.Trong các ứng dụng thông thường, dữ liệu được chốt ở cạnh lên của SCL, điều này yêu cầu chủ hoặc phụ phải sẵn sàng cho dữ liệu ở cạnh xuống của SCL.Tuy nhiên, trong FPDLINK, do quá trình truyền FPDLINK được định thời gian nên không có vấn đề gì khi master gửi dữ liệu, nhiều nhất là Slave nhận được dữ liệu muộn hơn vài đồng hồ so với thời điểm master gửi nó, nhưng có một vấn đề khi Slave trả lời master. , ví dụ: khi nô lệ phản hồi chủ bằng ACK khi ACK được truyền đến chủ, nó đã muộn hơn thời gian được gửi bởi nô lệ, tức là nó đã trải qua độ trễ FPDLINK và có thể đã bỏ lỡ thời gian tăng lên cạnh của SCL.
May mắn thay, giao thức i2c đã tính đến tình huống này.Thông số i2c chỉ định một thuộc tính được gọi là i2c Stretch, có nghĩa là i2c Slave có thể kéo SCL xuống trước khi gửi ACK nếu nó chưa sẵn sàng để chủ sẽ thất bại khi cố gắng kéo SCL lên để chủ tiếp tục cố gắng kéo SCL lên và đợi, Do đó khi phân tích dạng sóng i2c ở phía FPDLINK Slave, chúng ta sẽ thấy rằng mỗi lần phần địa chỉ nô lệ được gửi đi thì chỉ có 8 bit và ACK sẽ được phản hồi sau đó.
Chip FPDLINK của TI tận dụng tối đa tính năng này, thay vì chỉ chuyển tiếp dạng sóng i2c nhận được (tức là giữ nguyên tốc độ truyền như bên gửi), nó truyền lại dữ liệu đã nhận ở tốc độ truyền được đặt trên chip FPDLINK.Do đó, điều quan trọng cần lưu ý khi phân tích dạng sóng i2c ở phía Slave FPDLINK.Tốc độ truyền i2c của CPU có thể là 400K, nhưng tốc độ truyền i2c ở phía phụ của FPDLINK là 100K hoặc 1M, tùy thuộc vào cài đặt cao và thấp SCL trong chip FPDLINK.
