đơn hàng_bg

các sản phẩm

Logic & Flip Flops-SN74LVC74APWR

Mô tả ngắn:

Các thiết bị SNx4LVC74A tích hợp hai flip-flop loại D kích hoạt cạnh dương trong một thiết bị thuận tiện.
thiết bị.
SN54LVC74A được thiết kế cho hoạt động VCC 2,7-V đến 3,6-V và SN74LVC74A được thiết kế cho
Hoạt động VCC 1,65-V đến 3,6-V.Mức thấp ở đầu vào đặt trước (PRE) hoặc xóa (CLR) sẽ đặt hoặc đặt lại đầu ra, bất kể mức của các đầu vào khác.Khi PRE và CLR không hoạt động (cao), dữ liệu ở đầu vào dữ liệu (D) đáp ứng yêu cầu về thời gian thiết lập sẽ được chuyển đến đầu ra ở cạnh dương của xung đồng hồ.Kích hoạt đồng hồ xảy ra ở mức điện áp và không liên quan trực tiếp đến thời gian tăng của xung đồng hồ.Sau khoảng thời gian giữ, dữ liệu ở đầu vào D có thể được thay đổi mà không ảnh hưởng đến mức ở đầu ra.Dữ liệu I/O và đầu vào điều khiển có khả năng chịu quá áp.Tính năng này cho phép sử dụng các thiết bị này để dịch xuống trong môi trường điện áp hỗn hợp.


Chi tiết sản phẩm

Thẻ sản phẩm

Thuộc tính sản phẩm

KIỂU SỰ MIÊU TẢ
Loại Mạch tích hợp (IC)

Hợp lý

Dép tông

người bán Dụng cụ Texas
Loạt 74LVC
Bưu kiện Băng & Cuộn (TR)

Cắt băng (CT)

Digi-Reel®

trạng thái sản phẩm Tích cực
Chức năng Đặt (Đặt trước) và Đặt lại
Kiểu Loại D
Loại đầu ra Bổ túc
Số phần tử 2
Số bit trên mỗi phần tử 1
Tần số đồng hồ 150 MHz
Độ trễ lan truyền tối đa @ V, Max CL 5,2ns @ 3,3V, 50pF
Loại kích hoạt Cạnh tích cực
Hiện tại - Đầu ra Cao, Thấp 24mA, 24mA
Cung cấp điện áp 1,65V ~ 3,6V
Hiện tại - Không hoạt động (Iq) 10 µA
Điện dung đầu vào 5 pF
Nhiệt độ hoạt động -40°C ~ 125°C (TA)
Kiểu lắp Gắn bề mặt
Gói thiết bị của nhà cung cấp 14-TSSOP
Gói / Thùng 14-TSSOP (Chiều rộng 0,173", 4,40mm)
Số sản phẩm cơ sở 74LVC74


Tài liệu & Phương tiện

LOẠI TÀI NGUYÊN LIÊN KẾT
Bảng dữ liệu SN54LVC74A, SN74LVC74A
Sản phẩm nổi bật Giải pháp tương tự

Giải pháp logic

Bao Bì PCN Cuộn 10/07/2018

Cuộn 19/04/2018

Bảng dữ liệu HTML SN54LVC74A, SN74LVC74A
Mô hình EDA SN74LVC74APWR của SnapEDA

SN74LVC74APWR của Ultra Librarian

Phân loại Môi trường & Xuất khẩu

THUỘC TÍNH SỰ MIÊU TẢ
Trạng thái RoHS Tuân thủ ROHS3
Mức độ nhạy cảm với độ ẩm (MSL) 1 (Không giới hạn)
Trạng thái TIẾP CẬN REACH Không bị ảnh hưởng
ECCN EAR99
HTSUS 8542.39.0001

Flip-Flop và chốt

Dep LêChốt cửalà các thiết bị điện tử kỹ thuật số phổ biến có hai trạng thái ổn định, có thể dùng để lưu trữ thông tin và một flip-flop hoặc chốt có thể lưu trữ 1 bit thông tin.

Flip-Flop (viết tắt là FF) hay còn gọi là bistable port hay còn gọi là bistable flip-flop là mạch logic số có thể hoạt động ở hai trạng thái.Dép xỏ ngón vẫn ở trạng thái cho đến khi chúng nhận được xung đầu vào, còn được gọi là bộ kích hoạt.Khi nhận được xung đầu vào, đầu ra flip-flop sẽ thay đổi trạng thái theo quy tắc và sau đó giữ nguyên trạng thái đó cho đến khi nhận được một kích hoạt khác.

Chốt, nhạy cảm với mức xung, thay đổi trạng thái theo mức xung đồng hồ, chốt là bộ lưu trữ được kích hoạt theo mức và hoạt động lưu trữ dữ liệu phụ thuộc vào giá trị mức của tín hiệu đầu vào, chỉ khi chốt ở trong trạng thái kích hoạt, đầu ra sẽ thay đổi theo dữ liệu đầu vào.Latch khác với flip-flop, nó không phải là chốt dữ liệu, tín hiệu ở đầu ra thay đổi theo tín hiệu đầu vào, giống như tín hiệu đi qua bộ đệm;khi tín hiệu chốt hoạt động như một chốt, dữ liệu sẽ bị khóa và tín hiệu đầu vào không hoạt động.Chốt còn được gọi là chốt trong suốt, có nghĩa là đầu ra trong suốt với đầu vào khi nó không được chốt.

Sự khác biệt giữa chốt và flip-flop
Chốt và flip-flop là các thiết bị lưu trữ nhị phân có chức năng bộ nhớ, là một trong những thiết bị cơ bản để tạo ra các mạch logic thời gian khác nhau.Sự khác biệt là: chốt có liên quan đến tất cả các tín hiệu đầu vào của nó, khi tín hiệu đầu vào thay đổi thì chốt thay đổi, không có đầu cuối xung nhịp;flip-flop được điều khiển bởi đồng hồ, chỉ khi đồng hồ được kích hoạt để lấy mẫu đầu vào hiện tại, tạo ra đầu ra.Tất nhiên, vì cả chốt và flip-flop đều là logic định thời nên đầu ra không chỉ liên quan đến đầu vào hiện tại mà còn liên quan đến đầu ra trước đó.

1. chốt được kích hoạt theo cấp độ, không điều khiển đồng bộ.DFF được kích hoạt bởi cạnh đồng hồ và điều khiển đồng bộ.

2, chốt nhạy cảm với mức đầu vào và bị ảnh hưởng bởi độ trễ nối dây, do đó khó đảm bảo rằng đầu ra không tạo ra vệt;DFF ít có khả năng tạo ra ba via hơn.

3, Nếu bạn sử dụng các mạch cổng để xây dựng chốt và DFF, chốt sẽ tiêu tốn ít tài nguyên cổng hơn DFF, đây là vị trí ưu việt cho chốt hơn DFF.Do đó, khả năng tích hợp sử dụng chốt trong ASIC cao hơn DFF, nhưng trong FPGA thì ngược lại, vì không có đơn vị chốt tiêu chuẩn trong FPGA, nhưng có đơn vị DFF và LATCH cần nhiều hơn một LE để được hiện thực hóa.chốt được kích hoạt theo mức, tương đương với việc có một đầu kích hoạt và sau khi kích hoạt (tại thời điểm cấp kích hoạt) tương đương với một dây, dây này thay đổi theo đầu ra thay đổi theo đầu ra.Ở trạng thái không được kích hoạt là để duy trì tín hiệu ban đầu, có thể nhìn thấy sự khác biệt của flip-flop, trên thực tế, nhiều khi chốt không thể thay thế cho ff.

4, chốt sẽ trở thành phân tích thời gian tĩnh cực kỳ phức tạp.

5, hiện tại, chốt chỉ được sử dụng trong mạch rất cao cấp, chẳng hạn như CPU ​​P4 của intel.FPGA có bộ phận chốt, bộ phận thanh ghi có thể được cấu hình như một bộ phận chốt, trong hướng dẫn sử dụng xilinx v2p sẽ được cấu hình là bộ phận thanh ghi/chốt, phần đính kèm là sơ đồ cấu trúc nửa lát xilinx.Các mẫu và nhà sản xuất FPGA khác đã không đi kiểm tra.--Cá nhân tôi nghĩ rằng xilinx có thể khớp trực tiếp với altera có thể rắc rối hơn, đối với một vài LE phải làm, tuy nhiên, không phải thiết bị xilinx nào cũng có thể được cấu hình như vậy, giao diện DDR duy nhất của altera có một bộ phận chốt đặc biệt, nói chung là chỉ mạch tốc độ cao sẽ được sử dụng trong thiết kế chốt.LE của altera không có cấu trúc chốt, và kiểm tra sp3 và sp2e, còn lại không kiểm tra, hướng dẫn sử dụng nói rằng cấu hình này được hỗ trợ.Biểu thức wangdian về altera là đúng, ff của altera không thể được cấu hình để chốt, nó sử dụng bảng tra cứu để thực hiện chốt.

Nguyên tắc thiết kế chung là: tránh chốt trong hầu hết các thiết kế.nó sẽ cho phép bạn thiết kế thời gian kết thúc và nó rất ẩn, những người không phải là cựu chiến binh không thể tìm thấy.chốt mối nguy hiểm lớn nhất là không lọc được gờ.Điều này cực kỳ nguy hiểm cho cấp độ tiếp theo của mạch.Vì vậy, chỉ cần bạn có thể sử dụng vị trí flip-flop D thì không nên sử dụng chốt.


  • Trước:
  • Kế tiếp:

  • Viết tin nhắn của bạn ở đây và gửi cho chúng tôi