5CEFA5F23I7N Cyclone® VE Mảng cổng lập trình trường (FPGA) IC 240 5001216 77000 484-BGA

Mô tả ngắn:

Các thiết bị Cyclone® V được thiết kế để đáp ứng đồng thời các yêu cầu về mức tiêu thụ điện năng, chi phí và thời gian đưa ra thị trường ngày càng giảm;và yêu cầu về băng thông ngày càng tăng đối với các ứng dụng có dung lượng lớn và nhạy cảm với chi phí.Được cải tiến với bộ thu phát tích hợp và bộ điều khiển bộ nhớ cứng, thiết bị Cyclone V phù hợp cho các ứng dụng trong thị trường công nghiệp, không dây và hữu tuyến, quân sự và ô tô.

Gửi email cho chúng tôi Tải xuống bảng ngày

Chi tiết sản phẩm

Thẻ sản phẩm

Thuộc tính sản phẩm

KIỂU	MINH HỌA
loại	Mảng cổng lập trình được dạng trường (FPGA)
nhà chế tạo	Intel
loạt	Lốc xoáy® VE
bọc	cái mâm
Trạng thái sản phẩm	Tích cực
DigiKey có thể lập trình	Chưa xác minh
Số phòng thí nghiệm/câu lạc bộ	29080
Số phần tử/đơn vị logic	77000
Tổng số bit RAM	5001216
I/O	240
Điện áp - Nguồn điện	1.07V~1.13V
Loại cài đặt	Loại keo dán bề mặt
Nhiệt độ hoạt động	-40°C ~ 100°C(TJ)
Trọn gói/Nhà ở	484-BGA
Đóng gói thành phần nhà cung cấp	484-FBGA (23x23)
Mã số sản phẩm	5CEFA5

Giơi thiệu sản phẩm

Tính năng sản phẩm

Công nghệ

Công nghệ xử lý 28nm năng lượng thấp (28LP) của TSMC
Điện áp lõi 1,1 V

Bao bì

Gói halogen thấp Wirebond
Nhiều mật độ thiết bị với dấu chân gói tương thích để di chuyển liền mạch giữa các mật độ thiết bị khác nhau
Tùy chọn tuân thủ RoHS và chì

Vải FPGA hiệu suất cao

ALM 8 đầu vào nâng cao với bốn thanh ghi

Khối bộ nhớ trong

M10K—khối bộ nhớ 10 kilobit (Kb) với mã sửa lỗi mềm (ECC)
Khối mảng logic bộ nhớ (MLAB)—LUTRAM được phân phối 640-bit trong đó bạn có thể sử dụng tới 25% ALM làm bộ nhớ MLAB

Khối IP cứng được nhúng

Hỗ trợ gốc cho tối đa ba mức độ chính xác xử lý tín hiệu (ba mức 9 x 9, hai mức 18 x 18 hoặc một hệ số 27 x 27) trong cùng một khối DSP có độ chính xác thay đổi
Bộ tích lũy và xếp tầng 64-bit
Bộ nhớ hệ số bên trong nhúng
Bộ cộng trước/bộ trừ để cải thiện hiệu quả
DDR3, DDR2 và LPDDR2 có hỗ trợ ECC 16 và 32 bit
IP cứng PCI Express* (PCIe*) Gen2 và Gen1 (x1, x2 hoặc x4) có hỗ trợ đa chức năng, điểm cuối và cổng gốc

Cấu hình

bảo vệ ampe—bảo vệ thiết kế toàn diện để bảo vệ các khoản đầu tư IP có giá trị của bạn
Các tính năng bảo mật thiết kế tiêu chuẩn mã hóa nâng cao (AES) nâng cao
CvP
Cấu hình lại động của FPGA
Các tùy chọn cấu hình nối tiếp hoạt động (AS) x1 và x4, nối tiếp thụ động (PS), JTAG và song song thụ động nhanh (FPP) x8 và x16
Chà bên trong (2)
Cấu hình lại một phần (3)